docs - iCE40/fpga-interchange-schema

Mode	Name	Size
-rw-r--r--	bel_and_site_design.md	8739	log stats plain
-rw-r--r--	device_resources.md	17339	log stats plain
-rw-r--r--	eos_slice.png-057.png	67356	log stats plain
-rw-r--r--	frac_lut4.png	14712	log stats plain
-rw-r--r--	frac_lut4_a.png	16987	log stats plain
-rw-r--r--	frac_lut4_b.png	17135	log stats plain
-rw-r--r--	highlight_bottom_lut6.png	107058	log stats plain
-rw-r--r--	highlight_muxf5.png	105240	log stats plain
-rw-r--r--	highlight_muxf5_muxf6.png	105303	log stats plain
-rw-r--r--	highlight_top_lut6.png	107113	log stats plain
-rw-r--r--	pseudo_cells.md	1885	log stats plain
-rw-r--r--	stratix10_highlight_lut5.png	65872	log stats plain
-rw-r--r--	stratix10_highlight_lut6.png	65726	log stats plain
-rw-r--r--	stratix10_highlight_muxf5_muxf6.png	64485	log stats plain
-rw-r--r--	stratix10_slice.png-11.png	52592	log stats plain
-rw-r--r--	stratix2_slice.png-026.png	84484	log stats plain
-rw-r--r--	stratix2_slice.png-026_rotate.png	95601	log stats plain
-rw-r--r--	versal_lut4.png	26611	log stats plain
-rw-r--r--	versal_lut5.png	27287	log stats plain
-rw-r--r--	versal_lut6.png	26976	log stats plain
-rw-r--r--	versal_luts.png	26147	log stats plain
-rw-r--r--	versal_row.png	53873	log stats plain
-rw-r--r--	versal_slice.png-12.png	181163	log stats plain