read_verilog -DCONST_CLK_ASSIGN top.v
synth_ice40 -json test2.json