1 files changed, 137 insertions, 2 deletions

diff --git a/techlibs/sf2/cells_sim.v b/techlibs/sf2/cells_sim.v
index 4b57bad7b..b5438e44c 100644
--- a/techlibs/sf2/cells_sim.v
+++ b/techlibs/sf2/cells_sim.v
@@ -152,12 +152,26 @@ module SLE (
 	assign Q = LAT ? q_latch : q_ff;
 endmodule
 
-// module AR1
+module ARI1 (
+	input A, B, C, D, FCI,
+	output Y, S, FCO
+);
+	parameter [19:0] INIT = 20'h0;
+	wire [2:0] Fsel = {D, C, B};
+	wire F0 = INIT[Fsel];
+	wire F1 = INIT[8 + Fsel];
+	wire Yout = A ? F1 : F0;
+	assign Y = Yout;
+	assign S = FCI ^ Yout;
+	wire G = INIT[16] ? (INIT[17] ? F1 : F0) : INIT[17];
+	wire P = INIT[19] ? 1'b1 : (INIT[18] ? Yout : 1'b0);
+	assign FCO = P ? FCI : G;
+endmodule
+
 // module FCEND_BUFF
 // module FCINIT_BUFF
 // module FLASH_FREEZE
 // module OSCILLATOR
-// module SYSRESET
 // module SYSCTRL_RESET_STATUS
 // module LIVE_PROBE_FB
 
@@ -333,6 +347,7 @@ module BIBUF (
 	inout PAD,
 	output Y
 );
+	parameter IOSTD = "";
 	assign PAD = E ? D : 1'bz;
 	assign Y = PAD;
 endmodule
@@ -347,6 +362,7 @@ module BIBUF_DIFF (
 	inout PADN,
 	output Y
 );
+	parameter IOSTD = "";
 endmodule
 
 module CLKBIBUF (
@@ -357,6 +373,7 @@ module CLKBIBUF (
 	(* clkbuf_driver *)
 	output Y
 );
+	parameter IOSTD = "";
 	assign PAD = E ? D : 1'bz;
 	assign Y = PAD;
 endmodule
@@ -367,6 +384,7 @@ module CLKBUF (
 	(* clkbuf_driver *)
 	output Y
 );
+	parameter IOSTD = "";
 	assign Y = PAD;
 endmodule
 
@@ -379,6 +397,7 @@ module CLKBUF_DIFF (
 	(* clkbuf_driver *)
 	output Y
 );
+	parameter IOSTD = "";
 endmodule
 
 module INBUF (
@@ -386,6 +405,7 @@ module INBUF (
 	input PAD,
 	output Y
 );
+	parameter IOSTD = "";
 	assign Y = PAD;
 endmodule
 
@@ -397,6 +417,7 @@ module INBUF_DIFF (
 	input PADN,
 	output Y
 );
+	parameter IOSTD = "";
 endmodule
 
 module OUTBUF (
@@ -404,6 +425,7 @@ module OUTBUF (
 	(* iopad_external_pin *)
 	output PAD
 );
+	parameter IOSTD = "";
 	assign PAD = D;
 endmodule
 
@@ -415,6 +437,7 @@ module OUTBUF_DIFF (
 	(* iopad_external_pin *)
 	output PADN
 );
+	parameter IOSTD = "";
 endmodule
 
 module TRIBUFF (
@@ -423,6 +446,7 @@ module TRIBUFF (
 	(* iopad_external_pin *)
 	output PAD
 );
+	parameter IOSTD = "";
 	assign PAD = E ? D : 1'bz;
 endmodule
 
@@ -435,6 +459,7 @@ module TRIBUFF_DIFF (
 	(* iopad_external_pin *)
 	output PADN
 );
+	parameter IOSTD = "";
 endmodule
 
 // module DDR_IN
@@ -442,3 +467,113 @@ endmodule
 // module RAM1K18
 // module RAM64x18
 // module MACC
+
+(* blackbox *)
+module SYSRESET (
+	(* iopad_external_pin *)
+	input  DEVRST_N,
+	output POWER_ON_RESET_N);
+endmodule
+
+
+(* blackbox *)
+module XTLOSC (
+	(* iopad_external_pin *)
+	input  XTL,
+	output CLKOUT);
+	parameter [1:0] MODE = 2'h3;
+	parameter real FREQUENCY = 20.0;
+endmodule
+
+(* blackbox *)
+module RAM1K18 (
+	input [13:0]  A_ADDR,
+	input [2:0]   A_BLK,
+	(* clkbuf_sink *)
+	input	      A_CLK,
+	input [17:0]  A_DIN,
+	output [17:0] A_DOUT,
+	input [1:0]   A_WEN,
+	input [2:0]   A_WIDTH,
+	input	      A_WMODE,
+	input	      A_ARST_N,
+	input	      A_DOUT_LAT,
+	input	      A_DOUT_ARST_N,
+	(* clkbuf_sink *)
+	input	      A_DOUT_CLK,
+	input	      A_DOUT_EN,
+	input	      A_DOUT_SRST_N,
+
+	input [13:0]  B_ADDR,
+	input [2:0]   B_BLK,
+	(* clkbuf_sink *)
+	input	      B_CLK,
+	input [17:0]  B_DIN,
+	output [17:0] B_DOUT,
+	input [1:0]   B_WEN,
+	input [2:0]   B_WIDTH,
+	input	      B_WMODE,
+	input	      B_ARST_N,
+	input	      B_DOUT_LAT,
+	input	      B_DOUT_ARST_N,
+	(* clkbuf_sink *)
+	input	      B_DOUT_CLK,
+	input	      B_DOUT_EN,
+	input	      B_DOUT_SRST_N,
+
+	input	      A_EN,
+	input	      B_EN,
+	input	      SII_LOCK,
+	output	      BUSY);
+endmodule
+
+(* blackbox *)
+module RAM64x18 (
+	input [9:0]   A_ADDR,
+	input [1:0]   A_BLK,
+	input [2:0]   A_WIDTH,
+	output [17:0] A_DOUT,
+	input	      A_DOUT_ARST_N,
+	(* clkbuf_sink *)
+	input	      A_DOUT_CLK,
+	input	      A_DOUT_EN,
+	input	      A_DOUT_LAT,
+	input	      A_DOUT_SRST_N,
+	(* clkbuf_sink *)
+	input	      A_ADDR_CLK,
+	input	      A_ADDR_EN,
+	input	      A_ADDR_LAT,
+	input	      A_ADDR_SRST_N,
+	input	      A_ADDR_ARST_N,
+
+	input [9:0]   B_ADDR,
+	input [1:0]   B_BLK,
+	input [2:0]   B_WIDTH,
+	output [17:0] B_DOUT,
+	input	      B_DOUT_ARST_N,
+	(* clkbuf_sink *)
+	input	      B_DOUT_CLK,
+	input	      B_DOUT_EN,
+	input	      B_DOUT_LAT,
+	input	      B_DOUT_SRST_N,
+	(* clkbuf_sink *)
+	input	      B_ADDR_CLK,
+	input	      B_ADDR_EN,
+	input	      B_ADDR_LAT,
+	input	      B_ADDR_SRST_N,
+	input	      B_ADDR_ARST_N,
+
+	input [9:0]   C_ADDR,
+	(* clkbuf_sink *)
+	input	      C_CLK,
+	input [17:0]  C_DIN,
+	input	      C_WEN,
+	input [1:0]   C_BLK,
+	input [2:0]   C_WIDTH,
+
+	input	      A_EN,
+	input	      B_EN,
+	input	      C_EN,
+	input	      SII_LOCK,
+	output	      BUSY);
+endmodule