1 2 3 4 5 6 7 8 9 10 11 12 13
`timescale 1 ns / 1 ps module VHI ( Z ); output Z ; supply1 VDD; buf (Z , VDD); endmodule module VLO ( Z ); output Z; supply0 VSS; buf (Z , VSS); endmodule