diff options
Diffstat (limited to 'techlibs/xilinx/drams_map.v')
| -rw-r--r-- | techlibs/xilinx/drams_map.v | 38 |
1 files changed, 33 insertions, 5 deletions
diff --git a/techlibs/xilinx/drams_map.v b/techlibs/xilinx/drams_map.v index c0825150a..47476b592 100644 --- a/techlibs/xilinx/drams_map.v +++ b/techlibs/xilinx/drams_map.v @@ -1,17 +1,17 @@ -module \$__XILINX_RAM32X1D (CLK1, A1ADDR, A1DATA, B1ADDR, B1DATA, B1EN); - parameter [31:0] INIT = 32'bx; +module \$__XILINX_RAM64X1D (CLK1, A1ADDR, A1DATA, B1ADDR, B1DATA, B1EN); + parameter [63:0] INIT = 64'bx; parameter CLKPOL2 = 1; input CLK1; - input [4:0] A1ADDR; + input [5:0] A1ADDR; output A1DATA; - input [4:0] B1ADDR; + input [5:0] B1ADDR; input B1DATA; input B1EN; - RAM32X1D #( + RAM64X1D #( .INIT(INIT), .IS_WCLK_INVERTED(!CLKPOL2) ) _TECHMAP_REPLACE_ ( @@ -20,6 +20,7 @@ module \$__XILINX_RAM32X1D (CLK1, A1ADDR, A1DATA, B1ADDR, B1DATA, B1EN); .DPRA2(A1ADDR[2]), .DPRA3(A1ADDR[3]), .DPRA4(A1ADDR[4]), + .DPRA5(A1ADDR[5]), .DPO(A1DATA), .A0(B1ADDR[0]), @@ -27,6 +28,33 @@ module \$__XILINX_RAM32X1D (CLK1, A1ADDR, A1DATA, B1ADDR, B1DATA, B1EN); .A2(B1ADDR[2]), .A3(B1ADDR[3]), .A4(B1ADDR[4]), + .A5(B1ADDR[5]), + .D(B1DATA), + .WCLK(CLK1), + .WE(B1EN) + ); +endmodule + +module \$__XILINX_RAM128X1D (CLK1, A1ADDR, A1DATA, B1ADDR, B1DATA, B1EN); + parameter [127:0] INIT = 128'bx; + parameter CLKPOL2 = 1; + input CLK1; + + input [6:0] A1ADDR; + output A1DATA; + + input [6:0] B1ADDR; + input B1DATA; + input B1EN; + + RAM128X1D #( + .INIT(INIT), + .IS_WCLK_INVERTED(!CLKPOL2) + ) _TECHMAP_REPLACE_ ( + .DPRA(A1ADDR), + .DPO(A1DATA), + + .A(B1ADDR), .D(B1DATA), .WCLK(CLK1), .WE(B1EN) |