iCE40/yosys - [no description]

	Commit message (Collapse)	Author	Age	Files	Lines
...
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	ecp5: Use abc -dress	David Shah	2019-02-06	1	-2/+2
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <davey1576@gmail.com>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	abc: Improved recovered netnames, also preserve src on nets with dress	David Shah	2019-02-06	1	-4/+13
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <davey1576@gmail.com>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	ice40: Use abc -dress in synth_ice40	David Shah	2019-02-06	1	-1/+1
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <davey1576@gmail.com>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	abc: Preserve naming through ABC using 'dress' command	David Shah	2019-02-06	1	-29/+51
\| \| \|_\|_\|_\|_\|_\|_\|_\|_\|/ / / / / / \| \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Hotfix for 4c82ddf	Clifford Wolf	2019-02-21	1	-11/+2
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #822 from litghost/expand_setundef	Clifford Wolf	2019-02-21	1	-0/+29
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add -params mode to force undef parameters in selected cells.
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add -params mode to force undef parameters in selected cells.	Keith Rothman	2019-02-21	1	-0/+29
\|/ / / / / / / / / / / / / / / / \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Keith Rothman <537074+litghost@users.noreply.github.com>
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #818 from YosysHQ/clifford/dffsrfix	Clifford Wolf	2019-02-21	1	-6/+7
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \| \|_\|_\|_\|_\|_\|_\|_\|_\|_\|_\|_\|_\|/ / \| \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix opt_rmdff handling of $_DFFSR_???_ and $_DLATCHSR_???_, fixes #816
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix opt_rmdff handling of $_DFFSR_???_ and $_DLATCHSR_???_, fixes #816	Clifford Wolf	2019-02-21	1	-6/+7
\| \| \|/ / / / / / / / / / / / / \| \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
* \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #786 from YosysHQ/pmgen	Clifford Wolf	2019-02-21	14	-59/+1851
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Pattern Matcher Generator and iCE40 DSP Mapper
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix typo in passes/pmgen/README.md	Clifford Wolf	2019-02-21	1	-1/+1
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Bugfix in ice40_dsp	Clifford Wolf	2019-02-21	3	-22/+35
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add ice40 test_dsp_map test case generator	Clifford Wolf	2019-02-20	2	-0/+99
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add "synth_ice40 -dsp"	Clifford Wolf	2019-02-20	2	-7/+31
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add FF support to wreduce	Clifford Wolf	2019-02-20	2	-1/+73
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Improve iCE40 SB_MAC16 model	Clifford Wolf	2019-02-20	5	-121/+179
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Detect and reject cases that do not map well to iCE40 DSPs (yet)	Clifford Wolf	2019-02-20	2	-2/+17
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add first draft of functional SB_MAC16 model	Clifford Wolf	2019-02-19	4	-53/+467
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add actual DSP inference to ice40_dsp pass	Clifford Wolf	2019-02-17	3	-24/+214
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge branch 'master' of github.com:YosysHQ/yosys into pmgen	Clifford Wolf	2019-02-17	28	-199/+627
\| \|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Progress in pmgen	Clifford Wolf	2019-01-15	1	-3/+11
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Progress in pmgen, add pmgen README	Clifford Wolf	2019-01-15	3	-14/+260
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix pmgen "reject" statement	Clifford Wolf	2019-01-15	1	-1/+1
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Progress in pmgen	Clifford Wolf	2019-01-15	3	-36/+139
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Progress in pmgen	Clifford Wolf	2019-01-15	3	-21/+157
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Progress in pmgen	Clifford Wolf	2019-01-15	5	-8/+347
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add mockup .pmg (pattern matcher generator) file	Clifford Wolf	2019-01-15	1	-0/+75
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #821 from eddiehung/dff_init	Clifford Wolf	2019-02-21	1	-4/+2
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \|_\|_\|/ / / / / / / / / / / / / / \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Revert "Add -B option to autotest.sh to append to backend_opts"
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Revert "Add -B option to autotest.sh to append to backend_opts"	Eddie Hung	2019-02-21	1	-4/+2
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	This reverts commit 281f2aadcab01465f83a3f3a697eec42503e9f8b.
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #817 from eddiehung/dff_init	Eddie Hung	2019-02-20	1	-21/+0
\|\\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|_\|_\|_\|_\|_\|_\|_\|_\|_\|_\|_\|_\|_\|/ / \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Cleanup #805
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Remove simple_defparam tests	Eddie Hung	2019-02-20	1	-21/+0
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| \| * \| \| \| \| \| \| \| \|	Add author name	Eddie Hung	2019-03-19	1	-0/+1
\| \| \| \| \| \| \| \| \|_\|_\|_\|_\|_\|_\|/ \| \| \| \| \| \| \| \|/\| \| \| \| \| \| \|
\| \| \| \| \| \| \| * \| \| \| \| \| \| \|	Add aiger tests to make tests	Eddie Hung	2019-02-19	1	-0/+1
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| \| * \| \| \| \| \| \| \|	Merge branch 'master' into read_aiger	Eddie Hung	2019-02-19	0	-0/+0
\| \| \| \| \| \| \| \|\ \ \ \ \ \ \ \ \| \|_\|_\|_\|_\|_\|_\|/ / / / / / / / \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #805 from eddiehung/dff_init	Eddie Hung	2019-02-19	4	-2/+76
\|\\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|_\|/ / / / / / / / / / / / \|/\| \| \| \| \| \| \| \| \| \| \| \| \|	write_verilog to write initial statement for initial flop state
\| \| \| \| \| \| * \| \| \| \| \| \| \|	Fix for using POSIX basename	Eddie Hung	2019-02-19	1	-2/+4
\| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| * \| \| \| \| \| \| \|	Missing OSX headers?	Eddie Hung	2019-02-17	1	-0/+5
\| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| * \| \| \| \| \| \| \|	Revert "Missing headers for Xcode?"	Eddie Hung	2019-02-17	1	-2/+0
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	This reverts commit c23e3f07517d4818d9ab1b532250353492cf50c2.
\| \| \| \| \| \| * \| \| \| \| \| \| \|	Merge branch 'dff_init' into read_aiger	Eddie Hung	2019-02-17	3	-104/+56
\| \| \| \| \| \| \|\ \ \ \ \ \ \ \ \| \| \|_\|_\|_\|_\|/ / / / / / / / \| \|/\| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \|	Instead of INIT param on cells, use initial statement with hier ref as	Eddie Hung	2019-02-17	1	-18/+13
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	per @cliffordwolf
\| * \| \| \| \| \| \| \| \| \| \| \| \|	Revert "Add INIT parameter to all ff/latch cells"	Eddie Hung	2019-02-17	2	-86/+43
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	This reverts commit 742b4e01b498ae2e735d40565f43607d69a015d8.
\| \| \| \| \| \| * \| \| \| \| \| \| \|	read_aiger to ignore line after ands for ascii, not binary	Eddie Hung	2019-02-17	1	-2/+1
\| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| * \| \| \| \| \| \| \|	One more merge conflict	Eddie Hung	2019-02-17	1	-6/+1
\| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| * \| \| \| \| \| \| \|	Merge branch 'dff_init' into read_aiger	Eddie Hung	2019-02-17	0	-0/+0
\| \| \| \| \| \| \|\ \ \ \ \ \ \ \ \| \| \|_\|_\|_\|_\|/ / / / / / / / \| \|/\| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \|	Merge https://github.com/YosysHQ/yosys into dff_init	Eddie Hung	2019-02-17	9	-100/+345
\| \|\ \ \ \ \ \ \ \ \ \ \ \ \ \| \|/ / / / / / / / / / / / / \|/\| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| * \| \| \| \| \| \| \|	Merge https://github.com/YosysHQ/yosys into read_aiger	Eddie Hung	2019-02-17	9	-100/+349
\| \| \| \| \| \| \|\ \ \ \ \ \ \ \ \| \|_\|_\|_\|_\|_\|/ / / / / / / / \|/\| \| \| \| \| \| \| \| \| \| \| \| / \| \| \| \| \| \| \| \|_\|_\|_\|_\|_\|/ \| \| \| \| \| \| \|/\| \| \| \| \| \|
* \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #811 from ucb-bar/firrtlfixes	Clifford Wolf	2019-02-17	6	-56/+298
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \| \|_\|_\|_\|/ / / / / / / / / \|/\| \| \| \| \| \| \| \| \| \| \| \|	Update cells supported for verilog to FIRRTL conversion.
\| * \| \| \| \| \| \| \| \| \| \| \|	Removed unused variables, functions.	Jim Lawson	2019-02-15	1	-20/+0
\| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \|	Append (instead of over-writing) EXTRA_FLAGS	Jim Lawson	2019-02-15	1	-1/+1
\| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \|	Update cells supported for verilog to FIRRTL conversion.	Jim Lawson	2019-02-15	5	-55/+317
\|/ / / / / / / / / / / / \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Issue warning messages for missing parameterized modules and attempts to set initial values. Replace simple "if (cell-type)" with "else if" chain. Fix FIRRTL shift handling. Add support for parameterized modules, $shift, $shiftx. Handle default output file. Deal with no top module. Automatically run pmuxtree pass. Allow EXTRA_FLAGS and SEED parameters to be set in the environment for tests/tools/autotest.mk. Support FIRRTL regression testing in tests/tools/autotest.sh Add xfirrtl files to test directories to exclude files from FIRRTL regression tests that are known to fail.