1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
|
#ifndef _ASM_IA64_XENPROCESSOR_H
#define _ASM_IA64_XENPROCESSOR_H
/*
* xen specific processor definition
*
* Copyright (C) 2005 Hewlett-Packard Co.
* Dan Magenheimer (dan.magenheimer@hp.com)
*
* Copyright (C) 2005 Intel Co.
* Kun Tian (Kevin Tian) <kevin.tian@intel.com>
*
*/
#define ia64_is_local_fpu_owner(t) 0
/* like above but expressed as bitfields for more efficient access: */
struct ia64_psr {
__u64 reserved0 : 1;
__u64 be : 1;
__u64 up : 1;
__u64 ac : 1;
__u64 mfl : 1;
__u64 mfh : 1;
__u64 reserved1 : 7;
__u64 ic : 1;
__u64 i : 1;
__u64 pk : 1;
__u64 reserved2 : 1;
__u64 dt : 1;
__u64 dfl : 1;
__u64 dfh : 1;
__u64 sp : 1;
__u64 pp : 1;
__u64 di : 1;
__u64 si : 1;
__u64 db : 1;
__u64 lp : 1;
__u64 tb : 1;
__u64 rt : 1;
__u64 reserved3 : 4;
__u64 cpl : 2;
__u64 is : 1;
__u64 mc : 1;
__u64 it : 1;
__u64 id : 1;
__u64 da : 1;
__u64 dd : 1;
__u64 ss : 1;
__u64 ri : 2;
__u64 ed : 1;
__u64 bn : 1;
__u64 ia : 1;
__u64 vm : 1;
__u64 reserved5 : 17;
};
/* vmx like above but expressed as bitfields for more efficient access: */
typedef union{
__u64 val;
struct{
__u64 reserved0 : 1;
__u64 be : 1;
__u64 up : 1;
__u64 ac : 1;
__u64 mfl : 1;
__u64 mfh : 1;
__u64 reserved1 : 7;
__u64 ic : 1;
__u64 i : 1;
__u64 pk : 1;
__u64 reserved2 : 1;
__u64 dt : 1;
__u64 dfl : 1;
__u64 dfh : 1;
__u64 sp : 1;
__u64 pp : 1;
__u64 di : 1;
__u64 si : 1;
__u64 db : 1;
__u64 lp : 1;
__u64 tb : 1;
__u64 rt : 1;
__u64 reserved3 : 4;
__u64 cpl : 2;
__u64 is : 1;
__u64 mc : 1;
__u64 it : 1;
__u64 id : 1;
__u64 da : 1;
__u64 dd : 1;
__u64 ss : 1;
__u64 ri : 2;
__u64 ed : 1;
__u64 bn : 1;
__u64 reserved4 : 19;
};
} IA64_PSR;
typedef union {
__u64 val;
struct {
__u64 code : 16;
__u64 vector : 8;
__u64 reserved1 : 8;
__u64 x : 1;
__u64 w : 1;
__u64 r : 1;
__u64 na : 1;
__u64 sp : 1;
__u64 rs : 1;
__u64 ir : 1;
__u64 ni : 1;
__u64 so : 1;
__u64 ei : 2;
__u64 ed : 1;
__u64 reserved2 : 20;
};
} ISR;
typedef union {
__u64 val;
struct {
__u64 ve : 1;
__u64 reserved0 : 1;
__u64 size : 6;
__u64 vf : 1;
__u64 reserved1 : 6;
__u64 base : 49;
};
} PTA;
typedef union {
__u64 val;
struct {
__u64 rv : 16;
__u64 eid : 8;
__u64 id : 8;
__u64 ig : 32;
};
} LID;
typedef union{
__u64 val;
struct {
__u64 rv : 3;
__u64 ir : 1;
__u64 eid : 8;
__u64 id : 8;
__u64 ib_base : 44;
};
} ipi_a_t;
typedef union{
__u64 val;
struct {
__u64 vector : 8;
__u64 dm : 3;
__u64 ig : 53;
};
} ipi_d_t;
typedef union {
__u64 val;
struct {
__u64 ig0 : 4;
__u64 mic : 4;
__u64 rsv : 8;
__u64 mmi : 1;
__u64 ig1 : 47;
};
} tpr_t;
/* indirect register type */
enum {
IA64_CPUID, /* cpuid */
IA64_DBR, /* dbr */
IA64_IBR, /* ibr */
IA64_PKR, /* pkr */
IA64_PMC, /* pmc */
IA64_PMD, /* pmd */
IA64_RR /* rr */
};
/* instruction type */
enum {
IA64_INST_TPA=1,
IA64_INST_TAK
};
/* Generate Mask
* Parameter:
* bit -- starting bit
* len -- how many bits
*/
#define MASK(bit,len) \
({ \
__u64 ret; \
\
__asm __volatile("dep %0=-1, r0, %1, %2" \
: "=r" (ret): \
"M" (bit), \
"M" (len) ); \
ret; \
})
typedef union {
struct {
__u64 kr0;
__u64 kr1;
__u64 kr2;
__u64 kr3;
__u64 kr4;
__u64 kr5;
__u64 kr6;
__u64 kr7;
};
__u64 _kr[8];
} cpu_kr_ia64_t;
DECLARE_PER_CPU(cpu_kr_ia64_t, cpu_kr);
typedef union {
struct {
u64 rv3 : 2; // 0-1
u64 ps : 6; // 2-7
u64 key : 24; // 8-31
u64 rv4 : 32; // 32-63
};
struct {
u64 __rv3 : 32; // 0-31
// next extension to rv4
u64 rid : 24; // 32-55
u64 __rv4 : 8; // 56-63
};
u64 itir;
} ia64_itir_t;
typedef union {
u64 val;
struct {
u64 v : 1;
u64 wd : 1;
u64 rd : 1;
u64 xd : 1;
u64 reserved1 : 4;
u64 key : 24;
u64 reserved2 : 32;
};
} ia64_pkr_t;
#endif // _ASM_IA64_XENPROCESSOR_H
|
