Added module->remove(), module->addWire(), module->addCell(), cell->check()

1 files changed, 5 insertions, 0 deletions

diff --git a/kernel/rtlil.h b/kernel/rtlil.h
index 64136de04..19666481d 100644
--- a/kernel/rtlil.h
+++ b/kernel/rtlil.h
@@ -290,12 +290,16 @@ struct RTLIL::Module {
 	RTLIL::Wire *new_wire(int width, RTLIL::IdString name);
 	void add(RTLIL::Wire *wire);
 	void add(RTLIL::Cell *cell);
+	void remove(RTLIL::Cell *cell);
 	void fixup_ports();
 
 	template<typename T> void rewrite_sigspecs(T functor);
 	void cloneInto(RTLIL::Module *new_mod) const;
 	virtual RTLIL::Module *clone() const;
 
+	RTLIL::Wire *addWire(RTLIL::IdString name, int width = 1);
+	RTLIL::Cell *addCell(RTLIL::IdString name, RTLIL::IdString type);
+
 	// The add* methods create a cell and return the created cell. All signals must exist in advance.
 
 	RTLIL::Cell* addNot (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::SigSpec sig_y, bool is_signed = false);
@@ -449,6 +453,7 @@ struct RTLIL::Cell {
 	std::map<RTLIL::IdString, RTLIL::Const> parameters;
 	RTLIL_ATTRIBUTE_MEMBERS
 	void optimize();
+	void check();
 
 	template<typename T> void rewrite_sigspecs(T functor);
 };