iCE40/yosys - [no description]

	Commit message (Collapse)	Author	Age	Files	Lines
...
\| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \| \|	split latches into separate checks	Miodrag Milanovic	2019-10-04	2	-41/+24
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \| \|	check muxes per type	Miodrag Milanovic	2019-10-04	2	-42/+37
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \| \|	check ff's separately	Miodrag Milanovic	2019-10-04	2	-26/+14
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \| \|	Cleanup top modules and not used defines	Miodrag Milanovic	2019-10-04	5	-44/+5
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \| \|	remove alu test	Miodrag Milanovic	2019-10-04	2	-36/+0
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \| \|	Merge branch 'SergeyDegtyar/anlogic' of ↵	Miodrag Milanovic	2019-10-04	23	-0/+536
\| \|_\|_\|_\|_\|/\| \| \| \| \| \| \| \| \| \| \| \| \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	https://github.com/SergeyDegtyar/yosys into mmicko/anlogic
\| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \| \|	Merge branch 'master' into SergeyDegtyar/anlogic	Sergey	2019-10-01	126	-1686/+30035
\| \| \| \| \| \| \|\ \ \ \ \ \ \ \ \ \ \ \
\| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \| \| \|	run-test.sh Move $x at end of line.	Sergey	2019-10-01	1	-1/+1
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \| \| \|	Add new tests for Anlogic architecture	SergeyDegtyar	2019-09-23	23	-0/+536
\| \| \| \| \| \|/ / / / / / / / / / / / / \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Problems/questions: - memory.ys: ERROR: Failed to import cell gate.mem.0.0.0 (type EG_LOGIC_DRAM16X4) to SAT database. Why EG_LOGIC_DRAM16X4, not AL_LOGIC_BRAM? - Internal cell type $_TBUF_ is present.
\| \| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \|	hierarchy - proc reorder	Miodrag Milanovic	2019-10-18	6	-13/+15
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \|	FF should be initialized to 0	Miodrag Milanovic	2019-10-04	1	-1/+3
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \|	Split mux tests per type	Miodrag Milanovic	2019-10-04	2	-38/+36
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \|	Split latch check	Miodrag Milanovic	2019-10-04	2	-45/+24
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \|	Add missing latch mapping	Miodrag Milanovic	2019-10-04	1	-0/+12
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \|	split rest od ff's	Miodrag Milanovic	2019-10-04	3	-30/+17
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \|	Separate check for ff's types	Miodrag Milanovic	2019-10-04	2	-47/+48
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \|	Cleaned tests	Miodrag Milanovic	2019-10-04	5	-49/+4
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \|	Remove not needed tests	Miodrag Milanovic	2019-10-04	6	-75/+0
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \|	Merge branch 'SergeyDegtyar/efinix' of ↵	Miodrag Milanovic	2019-10-04	31	-0/+710
\| \|_\|_\|_\|_\|_\|/\| \| \| \| \| \| \| \| \| \| \| \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	https://github.com/SergeyDegtyar/yosys into mmicko/efinix
\| \| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \|	run-test.sh Move $x at end of line.	Sergey	2019-10-01	1	-1/+1
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \|	Merge branch 'master' into SergeyDegtyar/efinix	Sergey	2019-10-01	126	-1686/+30035
\| \| \| \| \| \| \| \|\ \ \ \ \ \ \ \ \ \ \ \| \| \| \| \| \| \| \|/ / / / / / / / / / / \| \| \| \| \| \| \|/\| \| \| \| \| \| \| \| \| \| \|
\| \| \| \| \| \| \| * \| \| \| \| \| \| \| \| \| \|	Add new tests for Efinix architecture.	SergeyDegtyar	2019-09-23	31	-0/+710
\| \| \| \| \| \| \|/ / / / / / / / / / / \| \| \| \| \| \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Problems/questions: - fsm.ys. equiv_opt -assert failed because of unproven cells; - latches.ys,tribuf.ys - internal cells present; - memory.ys - sat called with -verify and proof did fail.
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Change smtbmc "Warmup failed" status to "PREUNSAT"	Clifford Wolf	2019-10-03	1	-14/+14
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Update ABC to git rev 623b5e8	Clifford Wolf	2019-10-03	1	-1/+1
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Bump version	Clifford Wolf	2019-10-03	1	-1/+1
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #1419 from YosysHQ/eddie/lazy_derive	Clifford Wolf	2019-10-03	2	-35/+59
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	module->derive() to be lazy and not touch ast if already derived
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix for svinterfaces	Eddie Hung	2019-09-30	1	-2/+8
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	module->derive() to be lazy and not touch ast if already derived	Eddie Hung	2019-09-30	2	-33/+51
\| \| \|_\|_\|/ / / / / / / / / / / / / \| \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #1422 from YosysHQ/eddie/aigmap_select	Clifford Wolf	2019-10-03	2	-6/+50
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add -select option to aigmap
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add quick test	Eddie Hung	2019-09-30	1	-0/+10
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add -select option to aigmap	Eddie Hung	2019-09-30	1	-6/+40
\| \| \|_\|_\|_\|_\|/ / / / / / / / / / / \| \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #1429 from YosysHQ/clifford/checkmapped	Clifford Wolf	2019-10-03	2	-27/+56
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \|_\|_\|_\|_\|/ / / / / / / / / / / / \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add "check -mapped"
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add "check -allow-tbuf"	Clifford Wolf	2019-10-03	1	-8/+22
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add "check -mapped"	Clifford Wolf	2019-10-02	2	-21/+36
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #1425 from YosysHQ/dave/ecp5_pdp16	David Shah	2019-10-03	6	-2/+184
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	ecp5: Add support for mapping 36-bit wide PDP BRAMs
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	ecp5: Fix shuffle_enable port	David Shah	2019-10-01	1	-2/+2
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	ecp5: Add support for mapping 36-bit wide PDP BRAMs	David Shah	2019-10-01	6	-1/+183
\| \| \|/ / / / / / / / / / / / / / / \| \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
* \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #1423 from YosysHQ/eddie/techmap_replace_wire	Eddie Hung	2019-10-02	2	-0/+32
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \|_\|_\|_\|/ / / / / / / / / / / / / \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	RFC: techmap to recognise wires named "_TECHMAP_REPLACE_.<suffix>"
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Also rename cells with _TECHMAP_REPLACE_. prefix, as per @cliffordwolf	Eddie Hung	2019-10-02	1	-4/+8
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Extend test with renaming cells with prefix too	Eddie Hung	2019-10-02	1	-0/+2
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Add test	Eddie Hung	2019-09-30	1	-0/+16
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	techmap wires named _TECHMAP_REPLACE_.<identifier> to create alias	Eddie Hung	2019-09-30	1	-0/+10
\| \|/ / / / / / / / / / / / / / /
* \| \| \| / / / / / / / / / / / /	log_dump() to support State enum	Eddie Hung	2019-10-02	3	-0/+6
\| \|_\|_\|/ / / / / / / / / / / / \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #1428 from YosysHQ/clifford/fixbtor	Clifford Wolf	2019-10-02	1	-6/+9
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \|_\|/ / / / / / / / / / / / / \|/\| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix btor back-end to use "state" instead of "input" for undef init bits
\| * \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix btor back-end to use "state" instead of "input" for undef init bits	Clifford Wolf	2019-10-02	1	-6/+9
\|/ / / / / / / / / / / / / / \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
* \| \| \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #1426 from YosysHQ/mmicko/fix_environ	Miodrag Milanović	2019-10-01	1	-0/+2
\|\ \ \ \ \ \ \ \ \ \ \ \ \ \ \| \|/ / / / / / / / / / / / / \|/\| \| \| \| \| \| \| \| \| \| \| \| \|	Define environ, fixes #1424
\| * \| \| \| \| \| \| \| \| \| \| \| \|	Define environ, fixes #1424	Miodrag Milanovic	2019-10-01	1	-0/+2
\|/ / / / / / / / / / / / /
* / / / / / / / / / / / /	Fix typo	Eddie Hung	2019-09-30	1	-1/+1
\|/ / / / / / / / / / / /
* \| \| \| \| \| \| \| \| \| \| \|	Update doc for equiv_opt	Eddie Hung	2019-09-30	1	-2/+3
\| \| \| \| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \| \| \| \|	Merge pull request #1406 from whitequark/connect_rpc	whitequark	2019-09-30	11	-0/+1767
\|\ \ \ \ \ \ \ \ \ \ \ \ \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	rpc: new frontend