iCE40/yosys - [no description]

	Commit message (Collapse)	Author	Age	Files	Lines
...
\| \| * \| \| \| \| \| \| \| \|	Merge remote-tracking branch 'origin/master' into eddie/cleanup	Eddie Hung	2019-08-07	2	-117/+252
\| \| \|\ \ \ \ \ \ \ \ \
\| \| * \| \| \| \| \| \| \| \| \|	stoi -> atoi	Eddie Hung	2019-08-07	3	-3/+3
\| \| \| \| \| \| \| \| \| \| \| \|
\| \| * \| \| \| \| \| \| \| \| \|	Fix spacing	Eddie Hung	2019-08-06	1	-3/+3
\| \| \| \| \| \| \| \| \| \| \| \|
\| \| * \| \| \| \| \| \| \| \| \|	Use std::stoi instead of atoi(<str>.c_str())	Eddie Hung	2019-08-06	1	-1/+1
\| \| \| \| \| \| \| \| \| \| \| \|
\| \| * \| \| \| \| \| \| \| \| \|	Make liberal use of IdString.in()	Eddie Hung	2019-08-06	1	-14/+8
\| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \|	Merge pull request #1270 from YosysHQ/eddie/alu_lcu_doc	Clifford Wolf	2019-08-10	1	-8/+36
\| \|\ \ \ \ \ \ \ \ \ \ \ \| \| \|_\|_\|_\|_\|/ / / / / / \| \|/\| \| \| \| \| \| \| \| \| \|	Add a few comments to document $alu and $lcu
\| \| * \| \| \| \| \| \| \| \| \|	Reformat so it shows up/looks nice when "help $alu" and "help $alu+"	Eddie Hung	2019-08-09	1	-25/+34
\| \| \| \| \| \| \| \| \| \| \| \|
\| \| * \| \| \| \| \| \| \| \| \|	A bit more on where $lcu comes from	Eddie Hung	2019-08-09	1	-0/+2
\| \| \| \| \| \| \| \| \| \| \| \|
\| \| * \| \| \| \| \| \| \| \| \|	Add more comments	Eddie Hung	2019-08-09	1	-4/+18
\| \| \| \| \| \| \| \| \| \| \| \|
\| \| * \| \| \| \| \| \| \| \| \|	Add a few comments to document $alu and $lcu	Eddie Hung	2019-08-08	1	-9/+12
\| \| \| \|/ / / / / / / / \| \| \|/\| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \|	Allow whitebox modules to be overwritten	Eddie Hung	2019-08-07	1	-2/+0
\| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \|	Add ice40_wrapcarry pass, rename $__ICE40_FULL_ADDER -> CARRY_WRAPPER	Eddie Hung	2019-08-07	3	-10/+17
\| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \|	Add test	Eddie Hung	2019-08-07	1	-1/+10
\| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \|	Remove ice40_unlut	Eddie Hung	2019-08-07	2	-107/+0
\| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \|	Wrap SB_CARRY+SB_LUT into $__ICE40_FULL_ADDER	Eddie Hung	2019-08-07	3	-39/+14
\| \|/ / / / / / / / /
* \| \| \| \| \| \| \| \| \|	Add wreduce to synth_ice40 -dsp as well	Eddie Hung	2019-08-09	1	-0/+1
\| \| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \| \|	Pack partial-product adder DSP48E1 packing	Eddie Hung	2019-08-09	1	-0/+2
\| \| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \| \|	Remove signed from ports in +/xilinx/dsp_map.v	Eddie Hung	2019-08-08	1	-1/+1
\| \| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \| \|	Rework ice40_dsp to map to SB_MAC16 earlier, and check before packing	Eddie Hung	2019-08-08	3	-1/+36
\| \| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \| \|	Combine techmap calls	Eddie Hung	2019-08-08	1	-2/+1
\| \| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \| \|	Move xilinx_dsp to before alumacc	Eddie Hung	2019-08-08	1	-6/+4
\| \| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \| \|	INMODE is 5 bits	Eddie Hung	2019-08-08	1	-1/+1
\| \| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \| \|	Fix copy-pasta typo	Eddie Hung	2019-08-08	1	-2/+2
\| \| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \| \|	ecp5: Replace '-dsp' with inverse logic '-nodsp' to match synth_xilinx	David Shah	2019-08-08	1	-11/+11
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
* \| \| \| \| \| \| \| \| \|	ecp5: Bring up to date with mul2dsp changes	David Shah	2019-08-08	2	-2/+10
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
* \| \| \| \| \| \| \| \| \|	Merge branch 'xc7dsp' of github.com:YosysHQ/yosys into xc7dsp	David Shah	2019-08-08	7	-125/+278
\|\ \ \ \ \ \ \ \ \ \
\| * \| \| \| \| \| \| \| \| \|	Run "opt_expr -fine" instead of "wreduce" due to #1213	Eddie Hung	2019-08-07	1	-2/+1
\| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \|	Merge remote-tracking branch 'origin/master' into xc7dsp	Eddie Hung	2019-08-07	6	-123/+277
\| \|\\| \| \| \| \| \| \| \| \|
\| \| * \| \| \| \| \| \| \| \|	Merge pull request #1260 from YosysHQ/dave/ecp5_cell_fixes	David Shah	2019-08-07	1	-101/+244
\| \| \|\ \ \ \ \ \ \ \ \ \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	ecp5: Make cells_sim.v consistent with nextpnr
\| \| \| * \| \| \| \| \| \| \| \|	ecp5: Make cells_sim.v consistent with nextpnr	David Shah	2019-08-07	1	-101/+244
\| \| \| \|/ / / / / / / / \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| \| * \| \| \| \| \| \| \| \|	Merge pull request #1249 from mmicko/anlogic_fix	Clifford Wolf	2019-08-07	1	-16/+8
\| \| \|\ \ \ \ \ \ \ \ \ \| \| \| \|/ / / / / / / / \| \| \|/\| \| \| \| \| \| \| \|	anlogic : Fix alu mapping
\| \| \| * \| \| \| \| \| \| \|	anlogic : Fix alu mapping	Miodrag Milanovic	2019-08-03	1	-16/+8
\| \| \| \|/ / / / / / /
\| \| * / / / / / / /	Add $_NMUX_, add "abc -g cmos", add proper cmos cell costs	Clifford Wolf	2019-08-06	1	-0/+19
\| \| \|/ / / / / / / \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: Clifford Wolf <clifford@clifford.at>
\| \| * \| \| \| \| \| \|	Merge pull request #1239 from mmicko/mingw_fix	Clifford Wolf	2019-08-02	3	-6/+6
\| \| \|\ \ \ \ \ \ \ \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Fix formatting for msys2 mingw build
\| \| \| * \| \| \| \| \| \|	Fix formatting for msys2 mingw build using GetSize	Miodrag Milanovic	2019-08-01	3	-6/+6
\| \| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \| \|	DSP48E1 sim model: add SIMD tests	David Shah	2019-08-08	3	-3/+113
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
* \| \| \| \| \| \| \| \| \|	DSP48E1 model: test CE inputs	David Shah	2019-08-08	2	-7/+17
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
* \| \| \| \| \| \| \| \| \|	DSP48E1 sim model: fix seq tests and add preadder tests	David Shah	2019-08-08	2	-6/+91
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
* \| \| \| \| \| \| \| \| \|	DSP48E1 sim model: seq test working	David Shah	2019-08-08	3	-16/+60
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
* \| \| \| \| \| \| \| \| \|	DSP48E1 sim model: Comb, no pre-adder, mode working	David Shah	2019-08-08	2	-8/+13
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
* \| \| \| \| \| \| \| \| \|	[wip] sim model testing	David Shah	2019-08-08	4	-15/+77
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
* \| \| \| \| \| \| \| \| \|	[wip] sim model testing	David Shah	2019-08-08	3	-40/+360
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
* \| \| \| \| \| \| \| \| \|	[wip] DSP48E1 sim model improvements	David Shah	2019-08-07	1	-6/+82
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
* \| \| \| \| \| \| \| \| \|	[wip] DSP48E1 sim model improvements	David Shah	2019-08-06	1	-23/+120
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
* \| \| \| \| \| \| \| \| \|	[wip] DSP48E1 sim model improvements	David Shah	2019-08-06	1	-8/+75
\|/ / / / / / / / / \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
* \| \| \| \| \| \| \| \|	Trim Y_WIDTH	Eddie Hung	2019-08-01	1	-5/+3
\| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \|	Add DSP_SIGNEDONLY back	Eddie Hung	2019-08-01	1	-0/+16
\| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \|	DSP_MINWIDTH -> DSP_{A,B,Y}_MINWIDTH	Eddie Hung	2019-08-01	2	-5/+12
\| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \|	Change $__softmul back to $mul	Eddie Hung	2019-08-01	1	-0/+1
\| \| \| \| \| \| \| \| \|
* \| \| \| \| \| \| \| \|	Revert "Do not do sign extension in techmap; let packer do it"	Eddie Hung	2019-08-01	1	-5/+14
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	This reverts commit 595a8f032f1e9db385959f92a4a414a40de291fd.