iCE40/yosys - [no description]

	Commit message (Collapse)	Author	Age	Files	Lines
...
\| * \| \| \| \| \| \| \| \| \|	Merge remote-tracking branch 'origin/master' into xc7dsp	Eddie Hung	2019-08-20	14	-200/+97
\| \|\ \ \ \ \ \ \ \ \ \
\| * \ \ \ \ \ \ \ \ \ \	Merge branch 'xc7dsp' of github.com:YosysHQ/yosys into xc7dsp	Eddie Hung	2019-08-15	1	-1/+5
\| \|\ \ \ \ \ \ \ \ \ \ \ \| \| \| \|/ / / / / / / / / \| \| \|/\| \| \| \| \| \| \| \| \|
\| \| * \| \| \| \| \| \| \| \| \|	xilinx: Rework labels for faster Verilator testing	David Shah	2019-08-13	1	-1/+5
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \|	Only swap ports if $mul and not $__mul	Eddie Hung	2019-08-13	1	-1/+1
\| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \|	Add assign PCOUT = P to DSP48E1	Eddie Hung	2019-08-13	1	-0/+2
\| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \|	Add DSP_A_MAXWIDTH_PARTIAL, refactor	Eddie Hung	2019-08-13	2	-145/+111
\| \|/ / / / / / / / / /
\| * \| \| \| \| \| \| \| \| \|	Merge remote-tracking branch 'origin/master' into xc7dsp	Eddie Hung	2019-08-12	6	-28/+50
\| \|\ \ \ \ \ \ \ \ \ \
\| * \| \| \| \| \| \| \| \| \| \|	Add wreduce to synth_ice40 -dsp as well	Eddie Hung	2019-08-09	1	-0/+1
\| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \|	Pack partial-product adder DSP48E1 packing	Eddie Hung	2019-08-09	1	-0/+2
\| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \|	Remove signed from ports in +/xilinx/dsp_map.v	Eddie Hung	2019-08-08	1	-1/+1
\| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \|	Rework ice40_dsp to map to SB_MAC16 earlier, and check before packing	Eddie Hung	2019-08-08	3	-1/+36
\| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \|	Combine techmap calls	Eddie Hung	2019-08-08	1	-2/+1
\| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \|	Move xilinx_dsp to before alumacc	Eddie Hung	2019-08-08	1	-6/+4
\| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \|	INMODE is 5 bits	Eddie Hung	2019-08-08	1	-1/+1
\| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \|	Fix copy-pasta typo	Eddie Hung	2019-08-08	1	-2/+2
\| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \|	ecp5: Replace '-dsp' with inverse logic '-nodsp' to match synth_xilinx	David Shah	2019-08-08	1	-11/+11
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \|	ecp5: Bring up to date with mul2dsp changes	David Shah	2019-08-08	2	-2/+10
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \|	Merge branch 'xc7dsp' of github.com:YosysHQ/yosys into xc7dsp	David Shah	2019-08-08	7	-125/+278
\| \|\ \ \ \ \ \ \ \ \ \ \
\| \| * \| \| \| \| \| \| \| \| \| \|	Run "opt_expr -fine" instead of "wreduce" due to #1213	Eddie Hung	2019-08-07	1	-2/+1
\| \| \| \| \| \| \| \| \| \| \| \| \|
\| \| * \| \| \| \| \| \| \| \| \| \|	Merge remote-tracking branch 'origin/master' into xc7dsp	Eddie Hung	2019-08-07	6	-123/+277
\| \| \|\ \ \ \ \ \ \ \ \ \ \
\| * \| \| \| \| \| \| \| \| \| \| \| \|	DSP48E1 sim model: add SIMD tests	David Shah	2019-08-08	3	-3/+113
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \| \| \|	DSP48E1 model: test CE inputs	David Shah	2019-08-08	2	-7/+17
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \| \| \|	DSP48E1 sim model: fix seq tests and add preadder tests	David Shah	2019-08-08	2	-6/+91
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \| \| \|	DSP48E1 sim model: seq test working	David Shah	2019-08-08	3	-16/+60
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \| \| \|	DSP48E1 sim model: Comb, no pre-adder, mode working	David Shah	2019-08-08	2	-8/+13
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \| \| \|	[wip] sim model testing	David Shah	2019-08-08	4	-15/+77
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \| \| \|	[wip] sim model testing	David Shah	2019-08-08	3	-40/+360
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \| \| \|	[wip] DSP48E1 sim model improvements	David Shah	2019-08-07	1	-6/+82
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \| \| \|	[wip] DSP48E1 sim model improvements	David Shah	2019-08-06	1	-23/+120
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \| \| \|	[wip] DSP48E1 sim model improvements	David Shah	2019-08-06	1	-8/+75
\| \|/ / / / / / / / / / / / \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	Signed-off-by: David Shah <dave@ds0.me>
\| * \| \| \| \| \| \| \| \| \| \| \|	Trim Y_WIDTH	Eddie Hung	2019-08-01	1	-5/+3
\| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \|	Add DSP_SIGNEDONLY back	Eddie Hung	2019-08-01	1	-0/+16
\| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \|	DSP_MINWIDTH -> DSP_{A,B,Y}_MINWIDTH	Eddie Hung	2019-08-01	2	-5/+12
\| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \|	Change $__softmul back to $mul	Eddie Hung	2019-08-01	1	-0/+1
\| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \|	Revert "Do not do sign extension in techmap; let packer do it"	Eddie Hung	2019-08-01	1	-5/+14
\| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \| \|	This reverts commit 595a8f032f1e9db385959f92a4a414a40de291fd.
\| * \| \| \| \| \| \| \| \| \| \| \|	Merge remote-tracking branch 'origin/master' into xc7dsp	Eddie Hung	2019-08-01	6	-18/+24
\| \|\ \ \ \ \ \ \ \ \ \ \ \
\| * \| \| \| \| \| \| \| \| \| \| \| \|	Fix B_WIDTH > DSP_B_MAXWIDTH case	Eddie Hung	2019-08-01	1	-32/+14
\| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \|	Do not compute sign bit if result is zero	Eddie Hung	2019-07-31	1	-1/+2
\| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \|	For signed multipliers, compute sign bit separately...	Eddie Hung	2019-07-31	1	-23/+42
\| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \|	Fix spacing	Eddie Hung	2019-07-26	1	-3/+3
\| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \|	Add copyright header, comment on cascade	Eddie Hung	2019-07-24	1	-4/+34
\| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \|	Typo for Y_WIDTH	Eddie Hung	2019-07-23	1	-1/+1
\| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \|	Remove debug	Eddie Hung	2019-07-22	1	-1/+0
\| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \|	Rename according to vendor doc TN1295	Eddie Hung	2019-07-22	1	-0/+1
\| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \|	opt and wreduce necessary for -dsp	Eddie Hung	2019-07-22	1	-2/+4
\| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \|	Use minimum sized width wires	Eddie Hung	2019-07-22	1	-7/+13
\| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \|	Indirection via $__soft_mul	Eddie Hung	2019-07-19	2	-9/+10
\| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \|	Do not do sign extension in techmap; let packer do it	Eddie Hung	2019-07-19	1	-14/+5
\| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \|	Do not $mul -> $__mul if A and B are less than maxwidth	Eddie Hung	2019-07-19	1	-1/+3
\| \| \| \| \| \| \| \| \| \| \| \| \| \|
\| * \| \| \| \| \| \| \| \| \| \| \| \|	Add DSP_MINWIDTH=11 for ice40 since ice40_dsp uses this threshold	Eddie Hung	2019-07-19	1	-1/+1
\| \| \| \| \| \| \| \| \| \| \| \| \| \|